首先解釋一下標(biāo)題：Google Brain上周在Blog上發(fā)布了其最新的研究，該研究使用了機(jī)器學(xué)習(xí)的方法來加速芯片架構(gòu)設(shè)計(jì)，而在該研究中的芯片是一款機(jī)器學(xué)習(xí)加速芯片，因此整個(gè)邏輯就變成了”機(jī)器學(xué)習(xí)（主語）加速（謂語）機(jī)器學(xué)習(xí)加速芯片（賓語）“。

　　芯片架構(gòu)設(shè)計(jì)的痛點(diǎn)

　　芯片架構(gòu)設(shè)計(jì)的痛點(diǎn)之一就是設(shè)計(jì)空間很大，參數(shù)很多，形成一個(gè)高維度優(yōu)化問題。舉例來說，Google Brain在本研究中用的架構(gòu)例子就是機(jī)器學(xué)習(xí)加速芯片中的基本模塊PE Array，這個(gè)PE Array中包含一個(gè)共享存儲(chǔ)單元（主要負(fù)責(zé)weight和activation的存儲(chǔ)），可以供所有PE訪問；此外每個(gè)PE中還有乘加單元（MAC）以及每個(gè)PE專用的core memoryleyucom樂魚官網(wǎng)。

　　即使在這個(gè)基本的PE Array中，設(shè)計(jì)空間都包括多個(gè)設(shè)計(jì)參數(shù)：

　　-共享存儲(chǔ)單元的空間大小

　　-PE數(shù)量

　　-每個(gè)PE中MAC數(shù)量

　　-每個(gè)PE中core memory空間大小

　　在給定芯片尺寸的設(shè)計(jì)約束下，每個(gè)設(shè)計(jì)參數(shù)之間都是互相耦合的。例如，PE中MAC數(shù)量增加，那么存儲(chǔ)的空間比如會(huì)下降。另外，每個(gè)參數(shù)與最終性能之間的關(guān)系是復(fù)雜的，例如在存儲(chǔ)空間不同的情況下，增加MAC數(shù)量對(duì)性能的改善都不一樣。最后，評(píng)估一組設(shè)計(jì)參數(shù)的代價(jià)很高：不少朋友一定都嘗試跑過電路級(jí)的芯片仿真，如果要跑完一個(gè)機(jī)器學(xué)習(xí)網(wǎng)絡(luò)的benchmark的話會(huì)需要很多時(shí)間。換句話說，如果使用暴力搜索的話大概率沒法在合理的時(shí)間內(nèi)找到最優(yōu)設(shè)計(jì)，而需要去找一些合理的優(yōu)化方法。

　　他山之石，可以攻玉

　　芯片架構(gòu)設(shè)計(jì)的設(shè)計(jì)空間探索問題其實(shí)和機(jī)器學(xué)習(xí)領(lǐng)域的網(wǎng)絡(luò)架構(gòu)搜索（network architecture search，NAS）很接近。NAS是目前機(jī)器學(xué)習(xí)領(lǐng)域常見的設(shè)計(jì)方法，可以用來自動(dòng)搜索最優(yōu)的神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)，目前不少SOTA的模型（例如EfficientNet）都是使用NAS找到的。神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)的設(shè)計(jì)空間也很大，例如常見的神經(jīng)網(wǎng)絡(luò)模型層數(shù)到50-100層很正常，而每一層的通道數(shù)量（channel #）和kernel size都是一個(gè)可變的設(shè)計(jì)參數(shù)；此外，每個(gè)神經(jīng)網(wǎng)絡(luò)模型的驗(yàn)證代價(jià)也很高，其訓(xùn)練過程常常需要一天以上。

　　既然神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)和芯片架構(gòu)設(shè)計(jì)都是高維設(shè)計(jì)空間優(yōu)化問題，而NAS在神經(jīng)網(wǎng)絡(luò)領(lǐng)域獲得了很大的成功，那么Google Brain就想到了把NAS中的方法應(yīng)用到了芯片架構(gòu)設(shè)計(jì)上面。在具體設(shè)計(jì)中，Google Brain嘗試了幾種優(yōu)化方法，包括暴力隨機(jī)搜索，貝葉斯方法，進(jìn)化算法，以及P3BO（多種算法ensemble）等。最后的結(jié)果顯示，進(jìn)化算法和ensemble相對(duì)簡(jiǎn)單的隨機(jī)搜索來說，不僅能增加最佳搜索結(jié)果，此外每次搜索的結(jié)果分布基本都集中在最佳結(jié)果附近，而隨機(jī)搜索則每次的結(jié)果十分分散，大概率會(huì)搜索到很差的結(jié)果。

　　對(duì)于芯片架構(gòu)設(shè)計(jì)的影響

　　首先，這個(gè)研究很有意思，非常精確地抓住了神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)和芯片架構(gòu)設(shè)計(jì)的共同點(diǎn)，并且把機(jī)器學(xué)習(xí)領(lǐng)域常見的NAS方法應(yīng)用到了芯片架構(gòu)設(shè)計(jì)領(lǐng)域，且取得了不錯(cuò)的效果。接下來這個(gè)領(lǐng)域應(yīng)該會(huì)成為研究論文灌水的熱點(diǎn)，比如目前面向的是PE Array，未來換一個(gè)目標(biāo)芯片（例如Genomics，或者codec等等）就是一個(gè)新的研究；此外，目前效果最好的進(jìn)化算法事實(shí)上并不算機(jī)器學(xué)習(xí)算法，我認(rèn)為很快就會(huì)有人用強(qiáng)化學(xué)習(xí)等NAS中常見的機(jī)器學(xué)習(xí)方法應(yīng)用到芯片架構(gòu)搜索中。leyu·樂魚

　　另外，隨著異構(gòu)計(jì)算和加速器逐漸成為主流，這樣的設(shè)計(jì)方法會(huì)越來越有價(jià)值。與傳統(tǒng)的通用型處理器不同，加速器通常針對(duì)明確的幾種算法并且有確定的benchmark目標(biāo)，因此很容易定義優(yōu)化的目標(biāo)并且使用這類自動(dòng)優(yōu)化方法。

　　最后，這類利用機(jī)器學(xué)習(xí)算法（以及其他算法）的架構(gòu)搜索和應(yīng)用如何與目前的工具鏈相整合也是一個(gè)很值得我們關(guān)注的方向。目前在架構(gòu)設(shè)計(jì)層面的工具大多數(shù)提供的是架構(gòu)性能的評(píng)估，尚沒有工具能幫助架構(gòu)師去尋找和優(yōu)化設(shè)計(jì)。未來幾年，隨著各種加速器設(shè)計(jì)越來越普及，EDA廠商是否會(huì)跟進(jìn)去加入架構(gòu)級(jí)的優(yōu)化工具值得我們期待。

　　矽說旨在為大家提供半導(dǎo)體行業(yè)深度解讀和各種福利您的支持是我們前進(jìn)的動(dòng)力，喜歡我們的文章請(qǐng)長(zhǎng)按下面二維碼，在彈出的菜單中選擇“識(shí)別圖中二維碼”關(guān)注我們！微信號(hào)：