芝能智芯出品

　　在半導(dǎo)體技術(shù)日新月異的發(fā)展中，系統(tǒng)級芯片（SoC）的設(shè)計逐漸向異構(gòu)集成的方向演進(jìn)，芯片組件分解和重新組合已成為關(guān)鍵趨勢。與傳統(tǒng)單一芯片上集成各種功能模塊的模式相比，芯片級系統(tǒng)（Chiplet）通過更靈活的互連方式來適應(yīng)各種應(yīng)用需求和工作負(fù)載。

　　這一技術(shù)的核心在于互連，它在SoC分解的過程中擔(dān)當(dāng)著“粘合劑”的角色。本文將深度探討芯片互連的發(fā)展現(xiàn)狀、技術(shù)挑戰(zhàn)，以及它在未來異構(gòu)集成系統(tǒng)中的巨大潛力。

　　Part 1

　　芯片互連的復(fù)雜性與分區(qū)挑戰(zhàn)

　　隨著芯片逐步從單片設(shè)計過渡到由多個chiplet組成的異構(gòu)系統(tǒng)，如何在不同模塊間實(shí)現(xiàn)高效、低延遲的數(shù)據(jù)傳輸成為關(guān)鍵問題。

　　簡單的即插即用模式并不能完全適應(yīng)復(fù)雜的應(yīng)用場景，芯片的互連設(shè)計需要考慮到時間、延遲、成本等多種因素。這種復(fù)雜性通常由應(yīng)用類型、工作負(fù)載需求、封裝方式以及是否包含人工智能等因素共同決定leyucom樂魚官網(wǎng)。

　　在芯片互連中，片上網(wǎng)絡(luò)（NoC）和芯片到芯片（Chip-to-Chip）連接（例如UCIe）是最為常見的兩種類型。片上網(wǎng)絡(luò)通過在單個芯片上分配計算資源，適用于同一芯片內(nèi)的連接需求，而UCIe則用于跨芯片傳輸數(shù)據(jù)。

　　不同的互連類型不僅要與高速接口兼容，還需具備多種邊帶信號傳輸能力，這些信號包括電源管理、數(shù)據(jù)包格式傳輸?shù)?，在SoC中通常是通過點(diǎn)對點(diǎn)的方式處理。

　　這種多層次的設(shè)計使芯片的物理接口比SoC內(nèi)部的互連復(fù)雜得多，芯片互連不僅要考慮電路特性，還需兼顧布局、功耗和信號隔離等多方面因素。

　　這一設(shè)計策略使芯片可以在物理上隔離時序接口，從而提升其實(shí)際工程性能并減少調(diào)試難度。因此，chiplet設(shè)計的最大挑戰(zhàn)在于如何有效地實(shí)現(xiàn)物理層的互連，同時滿足多樣化應(yīng)用需求。

　　在異構(gòu)集成的Chiplet系統(tǒng)中，芯片之間的互連不再局限于簡單的數(shù)據(jù)傳輸，而是需要在速度、功率效率和延遲等關(guān)鍵指標(biāo)上達(dá)到極致。

　　D2D（芯片到芯片）互連作為一種新興互連模式，以優(yōu)化封裝系統(tǒng)的總體成本為目標(biāo)，在面積效率、能源消耗和帶寬密度等方面表現(xiàn)出色。通過在相鄰芯片間布置高速、窄帶寬的互連線，D2D在傳輸效率和功耗間找到平衡，為未來Chiplet設(shè)計提供了堅實(shí)的基礎(chǔ)。

　　不同的應(yīng)用需求對互連方式的選擇有不同的偏好。例如，對于需要處理大型數(shù)據(jù)集的AI推理和訓(xùn)練應(yīng)用，D2D互連需要支持高帶寬、高傳輸速率的架構(gòu)，并具備可靠的跨芯片延遲管理。

　　在AI訓(xùn)練應(yīng)用中，由于數(shù)據(jù)量大、模型復(fù)雜，GPU核與外部存儲之間的傳輸需求尤為顯著。這意味著在設(shè)計Chiplet互連系統(tǒng)時，D2D不僅需要考慮物理特性，還需與應(yīng)用軟件兼容，使多個芯片模塊在邏輯上無縫融合，形成一個整體。

　　在實(shí)際操作中，D2D互連的實(shí)現(xiàn)面臨著物理層和協(xié)議層的雙重挑戰(zhàn)。例如，現(xiàn)有的AMBA CHI協(xié)議經(jīng)過包裝后，可以適配不同芯片間的物理層連接，從而實(shí)現(xiàn)靈活的跨芯片通信。

　　同時，諸如BoW和UCIe等協(xié)議在傳輸效率和適應(yīng)性上各具優(yōu)勢，為芯片間通信提供了豐富的選擇。通過將這些協(xié)議引入到chiplet設(shè)計中，可以提升系統(tǒng)的靈活性，使其能夠適應(yīng)更多樣化的工作負(fù)載。

　　Part 2

　　異構(gòu)系統(tǒng)的集成難題與創(chuàng)新路徑

　　異構(gòu)集成不僅僅是硬件的挑戰(zhàn)，也涉及軟件的深度參與。在芯片分區(qū)中，推理通常利用較小的數(shù)據(jù)集做出決策，而大型數(shù)據(jù)集的AI訓(xùn)練則要求GPU核能夠緊密協(xié)作并保持高帶寬。

　　隨著芯片尺寸縮小和工作負(fù)載增加，在芯片內(nèi)部實(shí)現(xiàn)片上互連變得更加復(fù)雜。

　　Eliyan的研究指出，這種芯片間的帶寬需求將影響硬件設(shè)計的分區(qū)選擇。在GPU應(yīng)用中，出于整體性能和資源分配的需求，可能會采取將GPU和內(nèi)存拆分到不同chiplet的策略，以便在多應(yīng)用場景下維持較高的處理效率。

　　在Chiplet互連系統(tǒng)中，能效與帶寬的平衡成為了設(shè)計中的關(guān)鍵考慮因素。例如，當(dāng)需要在多個chiplet之間傳輸數(shù)據(jù)時，適當(dāng)?shù)碾妷赫{(diào)節(jié)和平衡電路設(shè)計有助于減少功耗。

　　同時，由于異構(gòu)系統(tǒng)中的分區(qū)會產(chǎn)生跨芯片時鐘同步等問題，系統(tǒng)還需對不同芯片之間的通信接口進(jìn)行高度優(yōu)化。這包括精密的模擬電路設(shè)計和噪聲控制，以減少因傳輸時延而帶來的性能損耗。

　　為了實(shí)現(xiàn)芯片互連的有效管理，chiplet系統(tǒng)還必須考慮其未來的可擴(kuò)展性?？缧酒ㄐ藕推瑑?nèi)通信間的轉(zhuǎn)換涉及到協(xié)議、物理層接口以及電路布局的多層級調(diào)控。

　　正如Giuliano指出的，chiplet設(shè)計的自然趨勢是將片上的SoC網(wǎng)絡(luò)遷移到封裝層，以降低數(shù)據(jù)傳輸?shù)难舆t和功耗需求。

　　通過在封裝層加入物理傳輸層，chiplet互連能夠?qū)崿F(xiàn)更高的帶寬和更低的傳輸成本，為芯片設(shè)計的靈活性和可拓展性提供了保障leyucom樂魚官網(wǎng)。

　　小結(jié)

　　芯片級互連和chiplet設(shè)計的發(fā)展，正在推動半導(dǎo)體領(lǐng)域的技術(shù)創(chuàng)新和應(yīng)用變革。

　　盡管即插即用的理想仍需克服大量技術(shù)挑戰(zhàn)，但在D2D互連、協(xié)議優(yōu)化和跨芯片通信等方面的進(jìn)展，讓實(shí)現(xiàn)異構(gòu)集成的系統(tǒng)成為可能。從芯片分解到異構(gòu)集成，這不僅僅是物理和工程技術(shù)的進(jìn)步，也是對系統(tǒng)設(shè)計思想的革新。